Virtual Yield
芯片良率建模工具
Virtual Yield简介
尽管集成电路制造工艺技术已经日臻成熟，但随机缺陷仍然是导致良率损失的主要因素。特定尺寸缺陷的中心落入导致 IC 功能故障的区域被称为关键区域，准确的关键区域分析结果可以帮助设计者深入分析和理解设计中的潜在问题。
Virtual Yield是一款基于成品率模型和产品芯片版图对产品芯片的成品率进行预测和分析的自动化软件。通过精确的产品芯片成品率预测数据和全面的影响因素比对分析报告，帮助设计者洞悉优先级排序的良率影响，从而最大限度地提高设计的可制造性。
Virtual Yield是一款基于成品率模型和产品芯片版图对产品芯片的成品率进行预测和分析的自动化软件。通过精确的产品芯片成品率预测数据和全面的影响因素比对分析报告，帮助设计者洞悉优先级排序的良率影响，从而最大限度地提高设计的可制造性。
产品优势及主要功能
产品优势
- 强大的版图引擎，支持产品芯片大版图的关键特征信息提取
- 强大的运算引擎，实现产品芯片成品率的高效预测和分析
主要功能
- 芯片成品率建模与校准
- 版图关键特征信息提取
- 产品芯片成品率预测
- 成品率影响因素分析
- 结果可视化图表生成
设计优势
- 友好的图形用户界面，直观的可视化图表绘制
- 支持多种业界主流成品率模型，并允许使用测试芯片数据进行模型校准
- 针对不同成品率失效模式，对产品芯片的版图进行关键特征信息的提取
模型分类
.png)
